## PATENT ABSTRACTS OF JAPAN



(11)Publication number:

01-268316

(43)Date of publication of application: 26.10.1989

(51)Int.CI.

H03M 1/74

(21)Application number: 63-097098

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

.20.04,1988


(72)Inventor: OKA KOJI

### (54) DIGITAL/ANALOG CONVERTING CIRCUIT

#### (57)Abstract:

PURPOSE: To reduce a linearity error and a differential linearity error by placing a weighting constant-current source fundamental circuit in the inside of a matrix structure of a constant-current source fundamental circuit.

CONSTITUTION: The title circuit is provided with a constant—current source fundamental circuit consisting of a constant—current source of a matrix structure for allowing a constant—current I to flow, and a weighting constant—current fundamental circuit 15 for allowing a constant current I/2 to flow, and the weighting constant—current source fundamental circuit 15 is placed in the inside of the matrix structure of the constant—current source fundamental circuit 14. In such a way, when a constant—current value of each constant—current source of the constant—current source fundamental circuit 14 is distributed in an LSI chip, the weighting constant—current source fundamental circuit 15 can be placed in the vicinity of the center of the distribution of the current value, the influence of the distribution of the current value of each constant—current source can be reduced, and a linearity error and a differential linearity error can be reduced.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### ⑫ 公 開 特 許 公 報(A) 平1-268316

®Int. Cl. 4

勿出 顋

識別記号

❸公開 平成1年(1989)10月26日

H 03 M 1/74 庁内整理番号 6832-5 J

審査請求 未請求 請求項の数 1 (全4頁)

デイジタル・アナログ変換回路 64発明の名称

> 顧 昭63-97098 20特

顧 昭63(1988) 4月20日 忽出

@発 明 者 岡

人

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地 松下電器産業株式会社

外1名 個代 理 人 弁理士 中尾 敏男

> 明 細

1、発明の名称

ディジタル・アナログ変換回路

2、特許請求の範囲

定電流源基本回路を構成する複数の定電流源を、 I軸方向にn(nは2以上の自然数)個、I軸方 向に■(■は2以上の自然数)個のマトリクス構 造に配列するとともに、前記定電流源基本回路の 各定電流源からの定電流の1/2k(k=1.2.…, ℓ:ℓは1以上の自然数)の定電流を流すℓ個の 重み付け定電流原基本回路を、前記定電流原基本 回路のX軸方向の2,….n-1番目の定電流源 に隣接し、かつ ¥ 軸方向の2 , ··· , ■ - 1 番目の 定電流源に隣接する位置に配置したことを特徴と するディジタル・アナログ変換回路。

3、発明の詳細な説明

産業上の利用分野

本発明は、集積回路に組込まれるディジタル・ アナログ変換回路に関するものである。

従来の技術

沂年、半導体集積回路技術の進歩により、従来 アナログ信号処理のみであったシステムのディジ タル化が進み、ディジタル信号とアナログ信号の 接点であるアナログ・ディジタル(A/D)変換 及び、ディジタル・アナログ(D/▲)変換の重 要性が高まり、分解能,精度の要求も高まってき ている。

以下に重み付け定電流原基本回路を持ったマト リクス構造の電流加算型 D/▲変換回路について 説明する。第5図は、従来の光の重み付け定電流 源基本回路を持ったマトリクス構造の 6 ビット D/A変換回路の回路配置図である。

V D D は電源電圧、 Vo は電圧出力端子、 CLK はデータラッチ用クロックパルス、DB1~DB6 は6ピットデータ、100はエデコーダ、101。 103はラッチ、102は『デコーダ、(0.0) ~(6,3) の番号をつけた104は、定電流 I を流す31個のマトリクス構造の定電流原基本回 路、105は定電流 I/2 を流す重み付け定電流 源基本回路、106は出力負荷抵抗で、定電流源 以上のように構成されたD/A変換回路につい て以下にその動作を説明する。6ピットデータの うち上位2ピット(DB1,DB2)はYデコー ダ102に入力され、次の3ピットDB3.DB4. DB5はXデコーダ100に入力され、定電流源 基本回路104内にマトリクス状に配置された各 定電流源のオン、オフをコントロールする信号を 出力する。そして上位5ビットのデータの値に対 応してマトリクス状に配置された定電流源のオン する個数が定まる。最下位ピットのDB6は、重 み付け定電流原基本回路105に入力され、との 値に応じてI/2 定電流源のオン・オフが定まる。 その動作を更に詳細に説明する。いま、(DB1. ……, D B 6 ) = ( 0 , ……, 0 ) から1 ピット ずつカウントアップしていった場合を考える。オ -ル"O"の時、定電流源基本回路 1 O 4 の定電

本発明は従来の問題点を解決するもので、重み付け定電流原基本回路を定電流原基本回路のマトリクス構造の内部に配置し、電流値の分布の影響を小さくしたディジタル・アナログ変換回路を実現することを目的とするものである。

#### 課題を解決するための手段

本発明のディジタル・アナログ変換回路は、定電流原基本回路の各定電流原をI軸とI軸方向にマトリクス構造に配列するとともに、1/2kの定電流を流す重み付け定電流原基本回路を、前記定

流源は全てオフしている。次に最下位ビットのみ"1"になった場合、重み付け定電流源基本回路105のみオンし、I/2 の電流が流れる。次に(0,0,0,0,1,0)になった時、定電流源が1個オンし、I/2 定電流源はオフする。との時 I の電流が流れる。次に(0,0,0,0,1,1)になった時は定電流源基本回路104の定電流源1個と、I/2 定電流がオンし、3/2 I の電流が流れる。このようにデータの値に応じて定電流源基本回路104 および重み付け定電流源基本回路105のオン、オフが定まり、その合計された電流が出力される。

#### 発明が解決しようとする課題

しかしながら、上記従来の配置では、マトリクス状の定電流源の電流値が、LSIチップ内で或る規則性を持って分布していた場合、直線性誤差が飲み直線性誤差が大きくなるという欠点を有していた。

第6図の構造をもつ6ビットD/A変換回路において、定電流源基本回路104および重み付け定

電流源基本回路のマトリクス構造の最外周より内 部に配置した構造をもつものである。

#### 作 用

この構造により、定電流原基本回路の各定電流 源の電流値がLSIチップ内で分布している場合、 重み付け定電流原基本回路を電流値の分布の中心 付近にすることができ、直線性誤差、微分直線性 誤差を小さくすることができる。

#### **奥施例**

以下に本発明の一実施例について、図面を参照しながら説明する。第1図は、本発明の一実施例におけるマトリクス構成の定電流加算方式による6ビットのD/A変換回路の配置図を示すものである。

第1図において、電源電圧 V D D ,出力電圧端子 V o クロック C L K ,データ D B 1 ~ D B 6 , X デコーダ 1 O ,ラッチ 1 1 . 1 3 , X デコーダ 1 2 ,出力負荷抵抗 1 6 は従来例と同じ構成、同じ配置である。 1 4 は定電流 I を流す 3 1 個のマトリクス構造の定電流源からなる定電流源基本回

路、15は定電流 I/2 を流す重み付け定電流源 基本回路である。

以上のように構成された本実施例は、従来例と 異なり重み付け定電流源基本回路 1 5 を、定電流 源基本回路 1 4 のマトリクス構造の内部に配置し ている。

ここで、従来例と同じよりに定電流源基本回路14の各定電流源の電流値がLSIチップ内で分布している場合を考える。第2図が定電流源基本回路14の各定電流源の電流値はほぼ分布の中心の値になっている。この時の直線性誤差の計算結果が第3図と第7図を比較すると、直線性誤差は、0.049 LSBからのの43 LSBに減少していることが判る。の9LSBへと減少していることが判る。

以上のように本実施例によれば、重み付け定電 流源基本回路16を定電流源基本回路14のマト

第4図は上記実施例の微分直線性誤差を示した図、 第5図は従来のディジタル・アナログ変換回路の 回路配置図、第6図は従来例の定電流源基本回路 の電流値の分布を示した図、第7図は従来例の直 線性誤差を示した図、第8図は従来例の微分直線 性誤差を示した図である。

10…… X デコーダ、11,13…… ラッチ、
12…… Y デコーダ、14…… 定電流源基本回路、
15…… 重み付け定電流源基本回路、16……出
力負荷抵抗、DB1~ DB6…… 6ビットデータ、
CLK…… クロックパルス、 Yo…… 電圧出力端
子。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

リクス構造の内部に配置することにより、 L S I チップ内での各定電流源の電流値の分布の影響を 小さくでき、直線性誤差,微分直線性誤差を小さ くすることが可能である。

なお、本実施例では、重み付け定電流原基本回路が1個の場合を示したが、複数個あっても同様である。また本実施例は6ビットのD/A変換回路の場合を示したが、マトリクス構造をもち、かつ重み付け定電流原基本回路をもつ全てのD/A変換回路に適用可能である。


#### 発明の効果

本発明は、重み付け定電流源基本回路を、定電流源基本回路のマトリクス構造の内部に配置する ととにより、直線性誤差,微分直線性誤差の小さ なD/A変換回路を実現できるものである。

#### 4、図面の簡単な説明

第1図は本発明の一実施例におけるディジタル・ アナログ変換回路の回路配置図、第2図は上記実 施例の定電流源基本回路の電流値の分布を示した 図、第3図は上記実施例の直線性誤差を示した図、


#### 第 1 図




**窓 2 図** 

-0010	-0.008	-0.004	-0.004		0002	0.000	0.005	0.004
8000	-0006	-0004	-0.002	8	0.000	1-002	0.004	0.006
-0004	-0.004	-0.002	9000		0002	0.004	0.006	0.008
-0.004	-0.00z	0.001	0.003		0.005	0.007	0.009	


第 3 🖾








第 4 図




第 6 図

-0010	-0.008	-0.006	-0.004	-0.002	0.000	0.002	0.004
0.008	-0006	-0.004	-0.002	0.000	0.002	0.004	9000
0.006	0.004	0.002	B 000	0.002	0.004	9000	0.008
-0.004	쓩	0.001	0003	0.005	0.007	0.009	0.105

第 7 図



第 8 図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER: \_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.